大家好,小宜来为大家讲解下。performance怎么读（performance怎么读音）这个很多人还不知道,现在让我们一起来看看吧！

利用200 mm晶圆工艺平台集成制备的高性能自旋轨道矩MRAM器件

磁性随机存取存储器（MRAM）作为一种新兴的非易失性存储器，具有高读写速度、高续航能力、长存储时间和低功耗等特点。近年来TSMC、SAMSUNG、GlobalFoundries等大型半导体厂商也在MRAM领域积极布局。一方面传统的嵌入式闪存（e-flash）是基于先擦除后写入的方式，每个擦写单元的擦除次数有限，会因为擦除次数过多而被磨损，进而影响整个e-flash的生命周期，同时e-flash在28 nm CMOS技术节点以下成本过高。相比之下MRAM具有可实现近乎无限次写入的优势，成本较低，因此，MRAM成为替代e-flash的重要解决方案。另一方面，MRAM也可替代SRAM以解决先进CMOS节点的潜在漏电问题。然而，目前比较成熟的Toggle-MRAM和自旋转移矩MRAM（STT-MRAM），由于写入速度限制和可靠性问题，很难取代L1或L2缓存。为了解决以上问题，研究人员提出了在三端器件中读写路径分离的自旋轨道矩MRAM（SOT-MRAM），从本质上解决了高写入电流导致的读错误和隧道结老化问题。

目前SOT-MRAM在业界仍处于研发阶段，并且在晶圆级制造中仍面临着一些挑战。这些挑战主要来自于以下两个方面：（1）SOT-MRAM器件结构采用顶钉扎的结构，重金属（SOT层）与后段工艺（BEOL）介质相邻，衬底的粗糙度严重影响上层重金属层和磁隧道结（MTJ）膜堆的磁学性能和电学性能，这就使得BEOL工艺与SOT-MTJ器件的集成具有较大挑战；（2）由于SOT-MRAM器件的底电极很薄（通常5 nm左右），如何控制MTJ刻蚀精准停止在底电极层（保证刻蚀工艺对底电极和MTJ的损伤最小）也是一项巨大的挑战，同时刻蚀深度均匀性直接影响晶圆级器件性能均匀性的分布。

图1. SOT-MRAM器件结构及工艺流程图。

针对上述挑战，本工作通过调整BEOL工艺后衬底的粗糙度，成功实现了BEOL与SOT-MTJ器件的集成，并通过调整刻蚀工艺参数使得MTJ刻蚀精准停止在底电极层，保证了晶圆内器件的短路率低于5%，同时刻蚀对MTJ的损伤较小。最终成功制备了8英寸晶圆级可实现无场翻转的高性能SOT-MRAM器件，并对器件的磁学和电学性能（单器件和晶圆级）进行了系统的测试。器件各项指标与台积电2022年7月在VLSI会议上报道的8 Kb SOT-MRAM器件性能相当，在国内外处于领先地位。具体的，本工作首先测试了单器件的磁学和电学性能，在R-H和R-V测试中，器件TMR达到100%；晶圆级器件性能的均匀性RSOT sigma ~ 18%，TMR sigma ~ 7%，JSW sigma ~ 20%；器件短路率小于5%，Rap和Rp阻值间距~ 5 Rp sigma，满足存储器对器件的读写要求。在改变MTJ长轴大小时，发现器件翻转电流随长轴增大而逐渐增大，利用分流模型成功解释了器件翻转电流和MTJ尺寸的依赖关系。同时测试了器件翻转电流与电流脉宽之间的依赖关系，得到器件的原始翻转电流JC0 ~±38 MA/cm2；在器件的耐久性测试中，写入1010次电流后，测试器件底电极电阻、P态电阻和AP态电阻变化小于1%，具有良好的耐久性；利用磁场测得器件的热稳定因子Δ ~ 100，退火方法测试器件在工作温度85 ℃下的热稳定因子Δ ~ 55，以上结果均表明流片的器件满足十年期的存储要求。

图2. SOT-MRAM器件的电学和磁学性能测试；晶圆级RSOT、MR、JSW分布图和相应的CDF曲线；P态和AP态阻值的分布图。

SOT-MRAM器件在200 mm晶圆工艺平台的成功集成，为SOT-MRAM的产业化提供了一条可行的途径。致真存储研发团队在此工作的基础上已经完成小容量SOT-MRAM的8英寸测试片流片工作，预期在年底会进行128Kb SOT-MRAM工程片流片。

Integration of high-performance spin-orbit torque MRAM devices by 200-mm-wafer manufacturing platform

FRAMED：社区设计的自行车车架的数据驱动的结构性能分析

本文介绍了对4500个社区设计的自行车框架的结构性能进行的数据驱动的分析。我们提出了FRAMED--一个基于世界各地的自行车从业者所设计的自行车框架的参数化数据集。为了支持我们的数据驱动方法，我们还提供了一个结构性能值的数据集，如所有自行车车架设计的重量、载荷下的位移和安全系数。通过探索车架设计参数的多样化设计空间和一组10个竞争性设计目标，我们提出了一种自动分析自行车架结构性能的方法。我们的结构模拟与自行车框架的物理实验进行了验证。通过我们的分析，我们强调了社区成员创造的自行车车架设计的总体趋势，研究了不同负载条件下的几个自行车车架，确定了在多个目标上表现良好的候选设计，并探索了结构目标之间的相关性。我们的分析表明，社区成员创造的自行车框架有75%以上是不可行的，这就促使我们需要人工智能代理来支持人类设计自行车。这项工作旨在同时为专注于自行车设计的研究人员以及专注于开发数据驱动的设计算法的研究人员提供服务，例如代用模型和深度生成方法。数据集和代码提供在网页链接。

《FRAMED: Data-Driven Structural Performance Analysis of Community-Designed Bicycle Frames》

论文地址:网页链接

CheckDST：测量现实世界中的对话状态追踪性能的通用性

最近，扩展了 "先训练后调整 "范式的神经模型在对话状态跟踪（DST）基准的联合目标准确度（JGA）方面不断取得新的先进成果。然而，我们对它们的稳健性提出了质疑，因为它们在含有杂音的对话或具有现实扰动的对话流中显示出JGA的急剧下降。受CheckList（Ribeiro等人，2020）的启发，我们设计了一个名为CheckDST的指标集合，通过用增强的测试集测试众所周知的弱点，促进DST模型在稳健性的综合维度上的比较。我们用CheckDST评估了最近的DST模型，并认为应该更全面地评估模型，而不是追求最先进的JGA，因为更高的JGA并不能保证更好的整体稳健性。我们发现，基于跨度的分类模型对未见过的命名实体有弹性，但对语言种类并不稳健，而那些基于自回归语言模型的模型对语言种类的概括性较好，但倾向于记忆命名实体，并经常出现幻觉。由于它们各自的弱点，这两种方法都还不适合在现实世界中部署。我们相信CheckDST对未来的研究是一个有用的指导，可以开发面向任务的对话模型，体现各种方法的优势。

《CheckDST: Measuring Real-World Generalization of Dialogue State Tracking Performance》

论文地址:网页链接

本文performance怎么读（performance怎么读音）到此分享完毕，希望对大家有所帮助。