AMD 首席执行官 Lisa Su 展示了该公司的下一个大型性能游戏——3D 堆叠小芯片，使该公司能够将其旗舰 Zen 3 CPU 上的三级缓存数量增加三倍。

该技术就像它听起来的那样——位于 CPU 本身的复杂核心芯片 (CCD) 顶部的一层 SRAM 缓存。当前的 Zen 3 架构为每个 8 核小芯片集成了 32MiB 的 L3 缓存——对于像 Ryzen 9 5900X 或 5950X 这样的 12 或 16 核小芯片，总共有 64MiB。新技术在每个小芯片的 CCD 顶部增加了一个额外的 64MiB L3 缓存，与硅通孔 ( TSV ) 结合。

额外的 64MiB L3 缓存层不会扩展 CCD 的宽度，导致需要结构硅来平衡来自 CPU 冷却系统的压力。新设计中的计算和缓存芯片都变薄了，使其能够与当前的 Ryzen 5000 处理器共享基板和散热器技术。

将锐龙 5000 上的三级缓存增加三倍可以在某些工作负载(特别是存档压缩/解压缩和游戏)下获得性能提升，类似于在新一代 CPU 中看到的性能。AMD 通过 战争机器 5演示展示了性能提升。与未指定的 GPU 搭配使用，时钟速度固定为 4 GHz，当前型号的 5900X 系统可达到 184 fps，而三重缓存原型可管理 206 fps，增益大约为 12%。

AMD 声称新技术平均提高了 15% 的游戏性能，从 英雄联盟的4% 到怪物猎人：世界的 25% 不等 。这种性能改进既不需要更小的工艺节点，也不需要提高时钟速度——这尤其有趣，在一个时钟速度在很大程度上撞墙的时代，由物理决定的工艺节点缩小的终结似乎也即将到来。

Anandtech 的 Ian Cutress 指出，AMD 新的 3D 小芯片堆叠工艺显然是TSMC 的 SoIC Chip-on-Wafer技术的实际应用。虽然 AMD ——至少到目前为止——将自己限制在两层，但台积电已经展示了完整的 12 层。这里的问题是热量——添加 RAM 是该技术近乎理想的用途，因为额外的硅不会产生太多额外的热量。在 CPU 上堆叠 CPU 会更成问题。